Searching PAJ Page 1 of 1

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-144274
(43)Date of publication of application : 25.05.2001

(51)Int.Cl. H01L 27/12 H01L 21/02

(21)Application number : 11-326935 (71)Applicant : DENSO CORP (22)Date of filing : 17.11.1999 (72)Inventor : FUJINO SEUJI HIMI KEMEI


(54) METHOD FOR PRODUCING SEMICONDUCTOR SUBSTRATE

(57)Abstract:

the terrace part.

PROBLEM TO BE SOLVED: To reduce production cost of an SOI substrate while preventing production yield from lowering in the way of a process due to generation of particles.

SOLUTION: Two sheets of wafers are bonded through an oxide film 3 such that the major faces of a base wafer 1 and a bond wafer 2 face each other. Following to the bonding process, end parts of the bonded wafer are subjected to beveling. Rear surface of the bonded wafer 4 on the bond wafer 2 side is then subjected to surface grinding and mirror polishing to obtain an SOI layer of specified thickness. Since beveling is carried out after finishing heat treatment for bonding, conventionally required edge grinding or masking taping or alkaline etching process can be eliminated and production cost of a SOI wafer can be reduced. Furthermore, conventionally inevitable terrace structure can be eliminated and production yield can be prevented from lowering by suppressing generation of particles in the way of process due to stripping of a deposited film from



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-144274 (P2001-144274A)

(43)公開日 平成13年5月25日(2001.5.25)

(51) Int.Cl.7	鐵別記号	F I	7-73-ド(参考)
H01L 27/12		HO1L 27/12	В
21/02		21/02	R

審査請求 未請求 請求項の数7 OL (全 6 頁)


(21)出期番号	特顯平11-326935	(71)出類人	000004260
(E1/IIIIII)W 1	10 111 020000	(17)	株式会社デンソー
(22) 引願日	平成11年11月17日(1999.11.17)		愛知県刈谷市昭和町1丁目1番地
		(72)発明者	藤野 誠二
			爱知県刈谷市昭和町1 丁目1番地 株式会
			社デンソー内
		(72)発明者	氷見 蒋明
			爱知県刈谷市昭和町1 「目1 番地 株式会
			社デンソー内
		(74) 代壁人	100100022
			弁理士 伊藤 洋二 (外2名)

(54) 【発明の名称】 半導体基板の製造方法

(57)【要約】

【課題】 SOI基板の製造コスト削減を図ると共に、 プロセス途中のパーティクルの発生等の原因で歩留まり を低下させないようにする。

【解決手段】 糖化類3を介して、ベースウェハ1及び ボンドウェハ2の主面同土が向かい合うようにより ウェハの結合させる。この結合工程を終了した後に、結合 ウェハの海部にベベリング処理を続す。そして、結合ウ シルのカラボンドウェハ2側の裏面を平面前割けまぱ 減面期色して所定の501 層厚さにする。このように、 結合熱処理終了後にベベリング処理を行うことで、従来 必要であったエッジ期削又はマスキングテー型もやマ ルカリエッチングの工程と削減でき、501ウェハの製 立コスト削減と回れる。また、従来割けることのた かったテラス構造をなくすことができ、工程途中にテラ ス部から地積機の浮順することによるバーディクルの発 生を抑制し、歩着2かの低下を約げる。









【特許請求の範囲】

【請求項1】 少なくとも主面が鏡面研磨された第1の 準導体基板よりなるペースウェハ(1)と、少なくとも 主面が鏡面開密された第2の半導体基板よりなるボンド ウェハ(2)とを用意し、前記ペースウェハ及び前記ボ ンドウェルのうち少なくともいずれか一方の主面に酸化 棚(3)を形成する工程と、

前記ベースウェハ及び前記ボンドウェハの主面同士が向 かい合うように、前記数化製を介して前記ベースウェハ 及び前記ボンドウェハを結合させ結合ウェハを形成する 工程と、

前記結合ウェハのうち前記ボンドウェハ側の裏面を平面 研削および鏡面研磨して所定のSOI層厚さにする工程 と、を含む貼り合わせSOIウェハの製造方法におい

前記結合工程を終了した後に、前記結合ウェハの端部に ベベリング処理を施すことを特徴とする半導体基板の製 注 ちな

【請求項2】 前記第1及び第2の半導体基板として、 その外径が最終的に出来上がるSOIウェハの外径より も大きな外径を持つ半導体基板を用いることを特徴とす る請求項1に記載の半導体基板の製造方法。

【請求項3】 前記結合ウェハの端部に施すベベリング 処理は、結合工程を終了した後、前記平面研削前に行う ことを特徴とする請求項1又は2に記載の半導体基板の 製造方法。

【請求項4】 前記結合ウェハの端部に統すベベリング 処理は、前記平面研削終7後、前記鏡面研磨前に行うこ とを特徴とする請求項1又は2に記載の半導体基板の製 適方法。

【請求項5】 前記結合ウェハの端部に施すベベリング 処理は、前記鏡面研磨終了後に行うことを特徴とする請 求項1又は2に記載の半導体基板の製造方法。

【請求項6】 前記第1及び第2の半導体基板として、 ベベリング処理が能されていない半導体基板を用いるこ とを特徴とする請求項1乃至5のいずれか1つに記載の 半導体基板の製造方法。

【請求項7】 前記第1及び第2の半導体基板として、 ベベリング処理が除されている半導体基板を用いること を特徴とする請求項1万至5のいずれか1つに記載の半 導体基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、複合1C、LSIを含む半導体装置一般に用いられる半導体基板の製造方法に関する。

[0002]

【従来の技術】半導体基板上に中間絶縁膜を介して半導 体層が配設されるSO1 (シリコンオンインシュレー タ)半導体装置は、バイボーラ、MOS、パワー素子等 の複数の種類の素子を1チップに搭載するもの、例えば 複合1Cや高耐圧1Cおよび高速低消費電力が要求され る機帯機器用LS1に用いるのに好通である。

[0004]

【発明が解決しようとする課題】しかしながら、従来の 貼り合かせ SO 1 基板の設置方法においては、同じに示 すように、予か狙いのウェハ陸に販売された20年の 一ウェハ51、52を酸化限53を介して取り合わせた 後(図6(a))、ボンド側ウェハ52の周辺から数m mの熔離をエッシ研附により接合界面近待まで除去しん (図6(b))、しかる後、Naの日等のアルウド溶液 中に溶起し酸化脱53(SIO)の通 を露出させ(図6

(c))、ボンド側ウェハ52を半面研削(図)(d))、及び鏡面研磨(図6(e))していた。しか しこの方法では、エッシ研削、アルカリエッチという「 程が必要であり、SO1基板の製造工程における工数の 増加、スループットの低下によるコスト増加の要因となっていた。

【0005】また図7に示す別の能来技術によるSOI 基板の製造方法では、予め狙いのウェバ径に成形された 2枚のミラーウェハ61、62を酸化版63を介して貼 分合わせた後(図7(a))、一方のウェハ62を所定 のSOI展差近傍まで平面部別を行い(図7図

(b))、ウェハ外周から数mmを残して、SOI側表面を耐酸性のマスキングテープ64で覆いフッ酸硝酸混滴由に湯」て端線のSiを除去し酸化時63(Si

液中に浸して端部のSiを除去し酸化膜63(Si O。) 面を露出させ(図7(c)), 鏡面研磨(図7

(d))を行っていた。しかしこの方法では、マスキングテーツ貼付け等が必要とされ、先の図らし示した方法と同様、SO1基板の製造工程における工数の増加、スループットの低ドによるコスト増加の要因となっていた。

【0006】さらに、これら従来の方法で製造したSO 1ウェハは、外周部においてベースウェハが外側に突出 したテラス構造となる。これは、デバイス形成用に使用 できるホンドウェハ場の有効関域が減少するという問題 がわるのみならず、デバイス形成プロセス途中でデラス 構造部に発揮した種々の推積販に起因して、又は業子間 分離のためのトレンチエッチング時にペースウェハ端部 のS1が露出してブラックシリコの発生を誘発させた りして、甚だしい場合は、後工程でそれらが刺繍し、汚 楽順、バーディタル複となって歩留より低下を引き起こ す原因になるという問題がある。

【0007】未発明は上記問題点に鑑みなされたもの 、SOIウェハの製造コスト削減を図るとともに、デ バイス形成プロセス途中のバーティクルの発生等の原因 で歩留まりを低下させてしまうのを抑制することのでき るSOI 半導体基板の製造方法を提供することを目的と するものである。

[00008]

【課題を解決するための手段】上記目的を達成するため、請求項1に記載の発明では、少なくとも主面が鏡面研磨された第1の半導体基板よりなるベースウェハ

(1)と、少なくとも上地が発面研除された第2の半導体を拡張よりなるボンドウェハ(2)とを用意し、ベースウェル及びボンドウェハのも少なくともいずれか、ホの主頭に酸化機(3)を形成する工程と、ベースウェル及びボンドウェハの主面向目が向かい合うように、酸化聚を付してベースウェル及びボンドウェルを指含させ結合ウェハを形成する工程と、結合ウェハのうちボンドウェル機の表面をである。 1層厚とにする工程と、結合ウェハのうちボンドウェルを指含させ結合ウェハを形成する工程と、結合ウェハのうちボンドウェル機の表面をである。 1層厚とにする工程と、を含む貼り合わせどの「ウェハの製造方法において、結合工程を終了した後に、結合ウェハの場部にベベリング処理を施すことを特徴としていま

【0009】このように、結合熱処理様で核にベベリング理理を行うことで、従来の貼り合わせSロ1カェルの製造工程で必要であったエッジ研制またはマスキングテーブ貼りとアルカリエッナングの工程を削減することが出来る。また、従来のSロ1カェルの製造方法では避けるとのできなかったウェル外開部におけるチラス構造をなくすことができ、デバイス形成プロセス造中においたデラス構造能の存在に起因した汚染あるいはパーティクルの発生は抑制され、歩僧まりの低下を防ぐことができるという効果がある。

【0010】なお、請求項2に示すように、第1及び第 2の半線体基級として、その外径が最終的に出来上がる SOIウェハの外径よりも大きな外径を持つ半導体基板 を用いれば、ベベリング加工による径の縮小を見込むこ とができる。

【〇〇11】例えば、請求項3に示すように、結合ウェ ハの端部に触すベベリング処理は、結合工程を終了した 後、平面研判前に行うことができる。また、請求項4に 示すように、平面研判等7後、鏡面研磨前に行うことが できる。また、請求項5に示すように、鏡面研密終了後 に行ってもよい。

【0012】請求項6に記載の免明においては、第1及 び第2の半導体基板として、ペペリング処理が聴きれて いない半導体基板を用いることを特徴としている。 【0013】結合ウェハをベペリング処理することによって、2枚のウェハそれぞれをベベリング処理する必要

って、2枚のフェイモでもなべいング処理する必要がなくなるため、2枚のウェハとしてベベリング処理が がなくなるため、2枚のウェハとしてベベリング処理が 能されていない事殊法数を用いることが可能である。 【0014】ただし、請求項でに示すように、第1及び 第2の予維殊基数をして、ベベリング処理が施されている 平準体基数を用いてもよい。

【0015】なお、上記各手段の括弧内の符号は、後述 する実施形態に記載の具体的手段との対応関係を示すも のである。

[0016]

【発明の実施の形態】 (第1実施形態) 本発明の第1 実 施形態を図に基づいて説明する。図1 は、SOI 基板の 製造工程を示している。以下、図1に基づいて本実施形 態におけるSOI 基板の製造方法を説明する。

【0017】 「関1(a)に示す工程)ます。少々くとも一方の主面が姚面朗書された第1の半導体基板としてのベースウェハ1と、少なくとも一方の主面が姚面明書されて第2の半線体基板としてのボンドウェハ2を用意されて第2の半線体基板としてのボンドウェハ2を用意って、1年和程度の飛化限(S10、)3を形成した後、2枚のウェハの主面同土が増かい合うように清浄等別式。中で接着し、例えば酸化性もしくは資素算期戻中で1100で、111年程度の結合熱処理を行い結合ウェハ4を他ませる。

【0018】(図1(b)に示す工程)次に、上記結合 ウェハイのうちボンド側ウェハ2の裏面(接合面と反対 側の主面)から平面研削を行い、狙いのSOI耳近傍の 厚さまで薄く削る。この時、研削は海部前から仕上げ研 削へと適宜砥石の番手を変えて研削し、なるべく研削に よる破砕層が深くまで残らないようにすることが望まし

【0019】【図1 (c) に示す工程】次に、上記平面 前削を終了した結合ウェハ4の端部を取石を使ってベベ リング処理(面限り加工)する、このベバリング処理 は、図2に示すような専用形状の凹部を有する超石5を 用いて行われる。この時、酸化限3のうち結合ウェハ4 の端部よび実調に位置する部分は、電石5つ放合付き や摩柱を助ぐ目的で、予め高っ。酸溶液ディップ等の手 便で取り除いておく、ただし、結合早面の埋め込み部分 の酸化限3が呼い場合には近りの影響でウェハバに反り が生するので、販師の酸化限3を認同的に反考ようにす るのが望ましい。このためには何えばボットチェックの ような情異を用いる等で、散化限3の3の5ベースウェハ 2の端部に位置する部分のみを除去し裏面の酸化膜を残すようにしても良い。

【〇〇2〇】 [図1 (d) に示す工程) ペペリング処理 が終了したならば、次に鏡面削除を行う。これにより、 S〇 ロケッパ 神域とされる。ため、この鏡面削除は通常 行われているように、1 次研磨、2 次研磨、仕上げ研磨 の眼に行い所定のSO 1 程でデバイスグレードの鏡面を 得る。最後に売かを行ってSO 1 基板が完成する。

【0021】上記実施形像において、最初に用いる第1 および第2の半導体基数としてのペースシャン1及びボ ドドウェハ2の外径は、出来上がりの(結合ウェハ4を ベベリング処理した後に要求される) SO1ウェハの外 径よりも大きい半導体基板を用いることが望ましい。何 故ならば、ベベリング処理(図1(c)参照において は、ウェハ端部の曲取りを行う結果、ウェハの外径も小 さくなる場合があからである。

【0022】また、上記実施形態においては、最初に用いる新しおよび第2の半導体基板としてのベースウェル 及びボンドウェンの高額にはベベリング処理を行っ ていないものを使用している。すなわち、インゴットか らスライシングしたウェーバこラッピング、エッキング、 洗浄を行った状態のウェハを用い、2枚のウェル1、2 を結合した後、結合ウェハ4を一体としてベベリングす る。これにより、従来行われていた第1および第2の半 準体基板それぞれのベベリング工程を削減することがで きる。

【0023】また、上記実施形態においては、ウェハ検合検にベバリング短望を行い、最終的に出来あがるSO 1 基板の端半外の原みのところで移が強大となるように、ボンドウェハ、ベースウェハ共に面取り加工され、後の貼り合わせSO 1 基板は、その断面形状の性である。そので、平面研修画において一枚の類面ウェハと同じなるとまに、周林部には外見的にもながらかが高取りが全され、いわゆるテラス構造が形成されない。また、同構造のSO 1 基板と瞬間径のボンドウェハ、ベースウェハを用いて形成することができる。

10024] このように、本実地形像によれば、結合熱 処理教育後にベスリング処理を行うことで、従来の貼り 合わせSO1ウェハの製造工程で必要であったエッジ研 削またはマスキングテーブ貼りとアカカリエッキングの 工程を削減することができ、SO1ウェハの製造コスト 削減を図ることが出来る。また、従来のSO1ウェハの 製造方法では避けることのできなかったウェバ外周部に おけるテラス構造をなくすことができる。これにより、 実際にボンドウェハ側にデバイス形成を行う際にテラス 構造部の存在に起因して従来発生していたテラス構造部 からの地積限制能やテラス構造部でのブラックシリコン の発出等によるバーティクルの発生等を抑制でき、歩間 よりの医子を防でことができるという効果がある。 【0025】(第2実施税制)図3に、本売明の第2実施税制を図さればそ801基板の製造工程を示す、本実施税 棚のち応第1実施税量と異さる点は、図3(h)に示す 工程であり、結合後のペペリング処理を結合然処理終了 後、平面研削削に行うことである。この均ら、最終の 出来上がる801基板の端半外の厚みのところで浮が成 大になるようを形状にペペリングする。このようにして も第1実施税権。同様の効果が得られる。

【0026】なお、図3(a)に示す工程は図1(a) に示すウェハ貼り合わせ工程に相当し、図3(c)、 (d)に示す工程は各々図1(b)の平面研削。図1

(d)の鏡面研磨の各工程に相当している。

【0027】(第3実施形態) 図4に、未売卵の第3実施形態における501基板の製造工程を示す。未実施形 成の56第1実施機能と異なる点は、図4(4)に示す工程であり、結合後のペペリング処理を鏡画研究終了後に行う点である。このようにしても第1実施形態と同様の数率が得られ

【0028】なお、図4に示す各工程は、図1に示す各工程のうち、図1(c)に示す工程と図1(d)に示す工程の順序を入れ替えたものに相当する。

【0029】(第4実施形態) 図5に、本売卵の添4実施形態におけるSO1基板の製造工程を示す。本実施形態のうち第1実施形態と異なる恵は、図5(a)に示す工程であり、最新に用いる新1および第2の十零体基板を用いている点である。子かペペリング処理が行かにていてらなっへの外径が大きければ、結合熱処理には高くロマルを一体としてベリング規準をうじてできる。立第1実施形態と同じ効果を実現することができる。立第12族形態と同じ効果を実現することができる。立即、図5(b)に関係の工程については図1(b)以降の工程に対象を実現することができる。立即、図5(b)以降の工程に同様であるが、もちるん第2一番4実施形態のごとくペペリング規準、中面部所、鏡面前標の各工程の順序を入れ替えるようにでもよい。

【図面の簡単な説明】

【図1】本発明の第1実施形態におけるSO | 基板の製造工程を示す図である。

【図2】 ベベリング処理の様子を示す対である。

【図3】木発明の第2実施形態におけるSO 1 基板の製造工程を示す図である。

【図4】本発明の第3実施形態におけるSO I 基板の製造工程を示す図である。

【図5】本発明の第4実施形態におけるSO1基板の製造工程を示す図である。

【図6】従来のSOI基板の製造工程を示す図である 【図7】従来のSOI基板の製造工程を示す図である。 【符号の説明】

1…ベースウェハ、2…ボンドウェハ、3…酸化膜、4 …結合ウェハ。

